

2025 年同等学力申硕计算机综合-真题回忆版-计算机系统结构

一、填空题（本大题共 2 小题，每题 2 分，共 4 分）

1. 某计算机主存容量为 256KB，Cache 容量为 8KB，采用二路组相联映射，块大小为 32B。则主存地址中组号字段为 7 位，块号字段为 1 位。

解析：

- 地址划分逻辑：

- 二路组相联映射中，主存地址分为：区号 | 组号 | 块号 | 块内地址。
- 块内地址：由块大小决定。块大小为 32B (2^5)，故块内地址占 5 位。
- Cache 组数：Cache 总块数 = $8\text{KB} / 32\text{B} = 256$ 块。每组 2 块 $\rightarrow$ 组数 = $256 / 2 = 128$ 组 (2^7)，故组号占 7 位。
- 块号：每组 2 块 (2^1)，故块号占 1 位（用于区分组内的 2 个块）。
- 区号：剩余位数。主存总块数 = $256\text{KB} / 32\text{B} = 8192$ 块 (2^{13})，区号需 13 位，但题目未明确要求计算。

- 验证：

- 总地址位数 = 18 位 ($256\text{KB} = 2^{18} \text{ B}$)。
- 地址划分：18 = {5}_块内 + {7}_组号 + {1}_块号 + {5}_区号（假设主存按 Cache 大小分区，共 32 个区）。

2. 一条 5 段流水线各段时间分别为：1ns、2ns、1ns、3ns、1ns。连续输入 100 条指令时，流水线的实际吞吐率为 0.33 条/ns（保留两位有效数字）。

解析：

- 一、确定流水线的最大段延迟（瓶颈段）

流水线的执行速度由最慢的一段决定，即：最大段延迟 = $\max(1, 2, 1, 3, 1) = 3\text{ns}$ 。

- 二、计算流水线完成所有指令所需总时间

连续输入 100 条指令时，流水线建立时间为 $1+2+1+3+1=8 \text{ ns}$ ，后续每条指令耗时 3ns，总时间为 $8 + (100-1) \times 3 = 305 \text{ ns}$ 。

- 三、计算吞吐率

吞吐率定义为单位时间内完成的指令数：

$$\text{吞吐率} = \frac{\text{指令总数}}{\text{总时间}} = \frac{100}{305} \approx 0.33 \text{ 条/ns}.$$

二、问答题（本大题共 2 小题，每题 3 分，共 6 分）

1. 简述 Cache 的工作原理，对比其与寄存器、主存的性能差异。

解析：

Cache 工作原理：

Cache（高速缓存）是位于 CPU 与主存之间的高速存储部件，利用程序访问的局部性原理（时间局部性和空间局部性），将主存中近期可能频繁访问的数据复制到 Cache 中。CPU 访问存储器时，先检查 Cache 中是否存在目标数据：

- 命中：直接从 Cache 读取数据，访问速度极快。
- 未命中：从主存读取数据，并将数据所在的块调入 Cache（可能替换旧数据），供后续访问使用。

性能差异对比：

特性	寄存器	Cache	主存
存储介质	触发器（集成在 CPU 内）	SRAM（静态随机存储器）	DRAM（动态随机存储器）
容量	数十到数百字节	几十 KB 到几十 MB	几十 MB 到数十 GB
访问速度	最快（0.1~1ns）	次快（10~100ns）	较慢（100ns~1 μs）
成本	最高（集成于 CPU）	较高（SRAM 工艺复杂）	最低（DRAM 密度高）
功能定位	直接参与 CPU 运算	缓存主存数据，减少 CPU 访存延迟	存储程序和数据的主体空间

核心差异总结：

- 寄存器：速度最快但容量最小，直接服务于 CPU 指令执行。
- Cache：通过速度与容量的折中，弥补 CPU 与主存的速度差距，提升整体访存效率。
- 主存：容量大、成本低，但速度较慢，是数据存储的主体。

2. 区分时钟周期、机器周期、指令周期的定义与关系。

解析：

- **时钟周期**
 - 定义：又称振荡周期，是 CPU 的基本时间单位，由计算机的时钟频率决定（如时钟频率为 2GHz 时，时钟周期为 0.5ns）。
 - 本质：时钟信号的振荡周期，是 CPU 操作的最小时间单元。
- **机器周期**
 - 定义：完成一个基本操作（如取指令、读 / 写内存）所需的时间，通常包含若干个时钟周期。
 - 示例：传统计算机中，取指操作作为一个机器周期，可能由 3~5 个时钟周期组成。
- **指令周期**
 - 定义：执行一条指令所需的全部时间，由若干个机器周期组成。
 - 特点：不同指令的指令周期长度不同（如简单指令可能仅 1 个机器周期，复杂指令可能包含多个机器周期）。

三者之间的关系：

- **时间粒度：**
 - 时钟周期 < 机器周期 ≤ 指令周期
 - 时钟周期是最基本单位，机器周期是完成单一操作的复合单位，指令周期是完成完整指令的最大单位。
- **包含关系：**
 - 一个机器周期 = m 个时钟周期 ($m \geq 1$ ，由硬件设计决定)。
 - 一个指令周期 = n 个机器周期 ($n \geq 1$ ，由指令复杂度决定)。

核心区别：

概念	决定因素	作用	典型时长
时 钟 周 期	时钟频率（硬件设计）	同步 CPU 内部操作	纳秒级（1~10ns）
机 器 周 期	基本操作复杂度	完成独立功能（如取指、访存）	数十纳秒
指 令 周 期	指令功能复杂度	执行完整指令	数十纳秒至微秒级

总结：
三者构成 CPU 时序的分级体系，时钟周期是硬件同步的基础，机器周期是功能操作的最小单元，指令周期是程序执行的基本单位。理解其关系有助于分析 CPU 性能与指令执行效率。

➤ B 的等待时间: A 传输 500ns → 下一轮仲裁需经过 CPU (优先级最高)

但无请求) → 授权 B, 等待时间为 500ns。

- 平均等待时间: $(0 + 500)/2 = 250 \text{ ns}$ 。

(4) 固定优先级仲裁的“饥饿”现象与避免:

- 饥饿条件:

- 当 CPU 或设备 A 频繁请求总线时, 设备 B 的请求可能长期无法被响应(如 CPU 持续占用总线, A 偶尔请求, 导致 B 的请求始终被忽略)。

- 避免方法:

- 限时机制: 为高优先级设备设置总线占用时间上限(如 CPU 最多连续占用总线 $100 \mu\text{s}$)。
- 动态优先级提升: 若设备 B 的请求未被响应超过一定次数, 自动提升其优先级至最高(如老化机制 Aging)。

(5) 计算采用分离事务协议后单次突发传输的总线效率提升百分比:

- 分离事务协议的作用

分离事务协议将总线传输分为请求阶段和响应阶段, 允许设备在等待数据准备时释放总线, 其他设备可在期间使用总线, 从而提高总线利用率。

- 原突发传输时间(非分离协议)

- 传输 128 位数据需:
- 地址周期: 2 时钟周期 (20ns)。
- 数据周期: 3 时钟周期 (30ns)。
- 总时间: 50ns (总线全程占用)。

- 插入等待状态的传输时间(非分离协议)

- 设备 A 在数据周期中插入 2 个等待状态:
- 地址周期: 2 时钟周期 (20ns)。
- 数据周期: 3 时钟周期 + 2 等待周期 = 5 时钟周期 (50ns)。
- 总时间: $20\text{ns} + 50\text{ns} = 70\text{ns}$ (总线全程占用)。

- 总线利用率 = $\frac{\text{有效数据传输时间}}{\text{总时间}} = \frac{30\text{ns}}{70\text{ns}} \approx 42.86\%$ 。

- 分离事务协议下的传输时间

- 请求阶段: 设备 A 发送地址和请求, 占用 2 时钟周期 (20ns) 后释放总线。
- 响应阶段: 主存准备数据(含 2 等待周期)后, 设备 A 重新申请总线, 占用 3 时钟周期传输数据 (30ns)。
- 总线占用总时间: 20ns (请求) + 30ns (响应) = 50ns 。
- 中间空闲时间可被其他设备(如 CPU、设备 B)使用。

- 总线利用率 = $\frac{\text{有效数据传输时间}}{\text{总时间}} = \frac{30\text{ns}}{50\text{ns}} = 0.6 = 60\%$ 。

- 效率提升计算

- 原非分离协议利用率(含等待): 42.86%。
- 分离协议利用率: 60%。
- 提升百分比: $\frac{60\% - 42.86\%}{42.86\%} \times 100\% \approx 40\%$ 。

四、计算题（本大题共 2 小题，每题 5 分，共 10 分）

1. 已知某计算机的 Cache 命中率为 95%，Cache 访问时间为 10ns，主存访问时间为 100ns，调块时间为 50ns（含替换）。

(1) 计算平均访存时间。

(2) 若要求平均访存时间 $\leq 20\text{ns}$ ，命中率至少需提高到多少？

解析：

(1) 计算平均访存时间

- 平均访存时间 = 命中率 $\times$ Cache 访问时间 + (1 - 命中率) $\times$ (Cache 访问时间 + 主存访问时间 + 调块时间)。
- 代入数据计算：
 - 平均访存时间 = $0.95 \times 10\text{ns} + (1 - 0.95) \times (10\text{ns} + 100\text{ns} + 50\text{ns})$
 - 平均访存时间 = $9.5\text{ns} + 0.05 \times 160\text{ns}$
 - 平均访存时间 = $9.5\text{ns} + 8.0\text{ns}$
 - 平均访存时间 = 17.5ns
- 即平均访存时间为 17.5ns 。

(2) 计算最低命中率

- 设命中率为 h ，根据题意，代入数据计算：
 - $h \times 10 + (1 - h) \times 160 \leq 20$
 - $10h + 160 - 160h \leq 20$
 - $-150h \leq -140$
 - $h \geq 140/150 \approx 0.9333$
- 即命中率至少需提高到 0.9333 。

2. 某程序包含 10^6 条指令，其中 50% 为算术指令（执行时间 2 周期），30% 为访存指令（执行时间 4 周期），20% 为控制指令（执行时间 3 周期）。若 CPU 时钟频率为 2GHz，计算：

(1) 程序的总时钟周期数。

(2) 程序的执行时间和 MIPS（每秒百万条指令数）值。

解析：

(1) 计算程序的总时钟周期数

- 分类计算各指令的时钟周期数：
 - 算术指令：数量 = $10^6 \times 50\% = 5 \times 10^5$ 条，每条 2 周期。
 - 总周期数 = $5 \times 10^5 \times 2 = 1 \times 10^6$ 周期。
 - 访存指令：数量 = $10^6 \times 30\% = 3 \times 10^5$ 条，每条 4 周期。
 - 总周期数 = $3 \times 10^5 \times 4 = 1.2 \times 10^6$ 周期。

- 控制指令：数量 = $10^6 \times 20\% = 2 \times 10^5$ 条，每条 3 周期.
- 总周期数 = $2 \times 10^5 \times 3 = 0.6 \times 10^6$ 周期.
- 求和得到总时钟周期数：
 - 总周期数 = $1 \times 10^6 + 1.2 \times 10^6 + 0.6 \times 10^6 = 2.8 \times 10^6$.

(2) 计算程序的执行时间和 MIPS 值

● 执行时间计算：

- 时钟频率 = $2\text{GHz} = 2 \times 10^9 \text{ Hz}$ ，即时钟周期 = $1/(2 \times 10^9)$ 秒 = 0.5ns .
- 总执行时间 = 总周期数 $\times$ 时钟周期.
- 执行时间 = $2.8 \times 10^6 \times 0.5 \times 10^{-9} \text{ s} = 1.4 \times 10^{-3} \text{ 秒}$ (即 1.4ms .)

● MIPS 值计算：

- MIPS (每秒百万条指令数) = 指令总数 / (执行时间 $\times 10^6$).
- $$\text{MIPS} = \frac{10^6}{1.4 \times 10^{-3} \times 10^6} = \frac{1}{1.4 \times 10^{-3}} \approx 714.29 .$$